



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-249478

(43) Date of publication of application: 30.10.1987

(51)Int.CI.

H01L 27/10 G11C 17/00

H01L 27/04

(21)Application number : 61-092180

(71)Applicant: HITACHI VLSI ENG CORP

HITACHI LTD

(22)Date of filing:

23.04.1986

(72)Inventor: SAKAI KIKUO

SHIBATA TAKASHI KOBAYASHI ISAMU MORIUCHI HISAHIRO


OGATA SHINKO


(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To reduce power consumption at the time of reading operation and under non-selecting state by a method wherein the reading operation is performed by making an MOSFET which supplies a predetermined bias voltage to a selected data line corresponding to the respective memory array or memory block to which the selected data line belongs.

CONSTITUTION: As switching MOSFET's Q8~Q10 are in ON state when the level of a selection signal Y1 is high, memory information in two memory MOSFET's connected to data lines D10 and D01 is read out into common data lines CD1 and CD0. The memory MOSFET's which are provided between the





selected data line D10 and a common source line CS0 and between the data line D01 and a common source line CS2 are made to be in non-operating state because switching MOSFET's Q6 and Q11 which correspond to the memory MOSFET's are turned OFF. Therefore, the potentials of the data lines D10 and D01 are determined in accordance with the memory information of two respective memory MOSFET's provided between the common source line CS1 and the data line D10 and between the common source line CS1 and the data line D01 respectively.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

9日本国特許庁(JP)

10 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62 - 249478

(SI) 1	nc,	CI.	•
	01		27/10

@1-+ C1 4

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月30日

H Ói Ľ 27/04

3 D 4

7735-5F B-6549-5B A-7514-5F

審査請求 未請求 発明の数 1 (全8頁)

半導体記憶装置 図発明の名称

②特 顖 昭61-92180

田田 昭61(1986)4月23日 薙

明 四発 者 酒 井 菊

小平市上水本町1448番地 日立超エル・エス・アイエンジ

ニアリング株式会社内

79発 明 考 柴 跭 嗣 小平市上水本町1450番地

株式会社日立製作所武蔵工場内

砂発 明 者 小 林 勇

小平市上水本町1450番地

株式会社日立製作所武蔵工場内

者 79発 眀 内 久 裕 の出

小平市上水本町1450番地 小平市上水本町1448番地

株式会社日立製作所武蔵工場内

願 日立超エル・エス・ア

イエンジニアリング株

式会社

噩

東京都千代田区神田駿河台4丁目6番地

①出 願 人 の代 理 人

株式会社日立製作所 弁理士 小川 勝男

外1名

最終頁に続く

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

1. 記憶情報に従って比較的高いしきい値電圧か 又は比較的低いしきい値電圧かを持つようにされ た記憶素子がデータ線とワード線との交点にマト リックス配置されてなる複数のメモリアレイを含 み、アドレス信号を解読して形成される信号に基 づいて、選択されるデータ線が属する1つのメモ リアレイ又は上記メモリアレイが分割されて構成 されるメモリプロックの単位で、データ線又はデ ータ線と共通ソース線に所定のバイアス電圧を供 給する負荷MOSFBTを動作状態にさせること を特徴とする半導体記憶装置。

2. 上記記憶素子は、メモリセルであるMOSF ETのゲート電極を通したイオン打ち込み法によ りそのチャンネル領域に不純物が選択的に導入さ れることにより、他のメモリセルと異なるしきい 値電圧を持つようにされるものであることを特徴

とする特許請求の範囲第1項記載の半導体配位装 潭.

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体記憶装置に関するもので、 . 例えば、イオン打ち込み法によって書き込みが行 われるマスク型ROM(リード・オンリー・メモ り)に利用しで有効な技術に関するものである。 〔従来の技術〕

ワード線とデータ線との交叉点に記憶情報に従 って記憶用MOSFETを形成する模型マスク型 ROMが公知である(例えば、産報出版は、19 77年9月30日付「ICメモリの使い方」新田 松雄、大表良一共者、買73~頁76参照)。

このマスク型ROMにあっては、ワード級とデ ータ線との交叉点にMOSFETのゲート組縁膜 を厚く形成して正常に動作しないMOSFETか あるいはゲート絶縁膜を薄く形成して正常に動作 するMOSFBTを形成することによって、記憶 情報を書き込むものである。



(発明が解決しようとする問題点)

しかし、約1Mピット又は2Mピットのような大記憶容量化されたマスク型ROMにおいては、非選択状態(スタンパイ状態)での記憶用MOSFETのドレインリーク電流による消費電流が無視できなくなる。特に、上記のように、イオン打ち込み法による書き込みが行われる記憶用MOSFBTにおいては、アルミニュウム等比較的低い温度の融点を持つ金属が形成されているため、上

記データ線に設けられるMOSFETを動作状態 としてパイアス電圧を供給するものである。

(作用)

上記した手段によれば、選択されたデータ線が 属するメモリアレイ又はメモリブロックの単位で、 データ線に所定のバイアス電圧を供給するMOS FETを動作状態にさせて読み出し動作を行うも のであり、非選択状態では全てのデータ線をハイ インピーダンス状態にできるから、読み出し動作 時及び非選択状態での低消費電力化を実現できる。 (実施例)

第1図には、この発明が適用されたマスク型ROMの一実施例の主要ブロック図が示されている。 国図において、メモリアレイとその選択回路を構成するデコーダ及びセンスアンプのみが示され、 アドレスバッファ、データ出力回路及びタイミング制御回路及びこれら各回路ブロック間の信号線 は、本発明と直接関係がないので省略されている。

特に制限されないが、メモリアレイは、M O ないしM 3 のように 4 つからなり、各メモリアレイ

記融点以上の高温処理を必要とするソース、ドレインのアニールが完全には行えない。したがって、記憶用MOSFETのドレイン領域の結晶欠陥等により上記リーク電流が比較的大きくされるため、上記非選択状態における消費電流が比較的大きくなってしまう。

この発明の目的は、低消費電力化を実現した半 導体記憶装置を提供することにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細書の記述および添付図面から明 らかになるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、記憶情報に従って比較的高いしきい値 電圧か又は比較的低いしきい値電圧かを持つようにされた記憶素子をデータ線とワード線との交点にマトリックス配置して、選択されるデータ線が属するメモリアレイ又は上記メモリアレイを分割して構成されるメモリプロックを単位として、上

M 0 ないしM 3 は、それぞれ点線で示すように 8 つのメモリブロックB 0 ないしB 7 から構成される。上記メモリアレイM 0 とM 1 及び M 2 とM 3 との間に、それぞれXデコーダ X D C R 0 及び X D C R 1 が配置される。

同図において、メモリアレイM0ないしM3は、それぞれ後述するようなYケート回路(カラム選択回路)を含んでいる。メモリアレイM0ないしM3において、上配Yケート回路によりそれぞれ選択されたデータ線からの読み出し信号は、一対のセンスアンプSA0.SA1ないしSA6.SA7によりそれぞれ増幅される。

上記各メモリアレイM 0 ないしM 3 の Y ゲート 回路には、それぞれ Y デコーダ回路 Y D C R 0 ないし Y D C R 3 により形成される選択信号が供給 される。

特に制限されないが、上記Xデコーダ回路XD CROとXDCR1により、メモリアレイMOと M1及びM2とM3のそれぞれ1つのワード級の 進択動作が行われる。また、上記Yデコーダ回路 YDCROないしYDCR3により、メモリアレイMOないしM3に対してそれぞれセンスアンプSAO、SAIないしSA6、SA7に対応して一対のデータ線の選択信号が形成される。これにより、上記各メモリアレイM0ないしM3から、それぞれ2ビットつづの読み出し信号が得られるから、合計で8ビットの単位での読み出し動作が行われる。

この実施例では、非選択状態及び読み出し状態での低情費電力化を図るため、メモリアレイM0ないしM3は、同図に点線で示すようにそれで分割される食荷回路L0ないししては、プリテコーいとの食荷回路L0ないに選択信号SB0なの食荷回路L0ないを選択が供給される。すなわち、各メモリアレイM0ないと別でにおいりB7のよって、それぞれ8つのうち、それぞれ選択されるデータ線が属する1つのメモリプロックに対応した1つのメモリブロックに対応した

の負荷回路が、上記選択信号SB0ないしSB7 により択一的に動作状態にされる。

第2図には、上記第1図に示した1つのメモリ プロックBOの一実施例を示す回路図が示されて いる。周図の各国路索子は、特に制限されないが、 公知のCMOS回路の製造技術によって、単結晶 シリコンのような 1 個の半導体基板上において形 成される。特に制限されないが、呉積回路は、単 結晶P型シリコンからなる半導体拡板に形成され る。NチャンネルMOSFETは、かかる半珥体 **恭朳変面に形成されたソース領域、ドレイン領域** 及びソース領域とドレイン領域との間の半路体基 板(チャンネル領域)表面に薄い厚さのゲート増 -緑膜を介して形成されたポリシリコンからなるよ うなゲート電極から構成される。PチャンネルM OSFETは、上配半導体基板表面に形成された N型ウェル領域に形成される。これによって、半 算体基板は、その上に形成された複数のNチャン ネルMOSFETの共通の悲板ゲートを構成する。 N型ウェル領域は、その上に形成されたPチャン

ネルMOSFETの基板ゲートを構成する。

メモリブロックB0は、例示的に示されている 様方向に配置された複数のワード線W0~Wnと、 縦方向に配置された複数のデータ線(ピット線又 はディジット線)D00~D01等との交叉点に 記憶用MOSFBTQmが形成される。

CS2に、そのソースが結合された記憶用MOS FBTのドレインが共通に結合される。

このように、データ線と共通ソース線は交互に配置され、端部のデータ線D00を除いて、異なるソフドレスが割り当てられた記憶用MOSFE Tのドレインに共迎に接続される。

すなわち、データ線D00は、Yゲート回路 (カラムスイッチ)を構成するM0SPBTQ5 を介して共通データ線CD0に結合される。それ に対応された共通ソース線CS0は、スイッチM OSFBTQ6を介して回路の接地磁位点に結合された される。また、上記共通ソース線CS0に対応応応 されるのデーク線D10は、Yゲート回路を繰CD 1に結合される。これのスイッチMOSFBTQ7 ロスイッチのSFBTQ7 で対応は、前記YデコーダYDC R0により形成された選択ほ号Y0が共通に供給 される。

上記データ線D10は、また他のYアドレス(Y2)が割り当てられたYゲート回路を構成す

るMOSFETQ8を介して共通データ線CD1に結合される。上記データ線D10の右膜りに配置された共通ソース線CS1はなが点に配置された共通分して対域CS1の存储を存在される。この共通リース線でS1の関係を構成である。これらのMOSFETQ8を行りには、上記ソデコーダソDCR0にである。これらいアフェダソDCR0によりである。これらいが出る。以ははいターンのはいばによりによりでは、上記ソデコーダソDCR0に下、共通のアートにはにはいる。以ははいターンの繰り返しによりによりによりによりによりによりによりである。以ばは、アーク線及びスイッチMOSFETが形成される。

同じ行に配置された記憶用MOSFBTのゲートは、それに対応されたワード級WO~Wnにそれぞれ結合される。ワード級WO~Wnは、前記メデコーダXDCROにより形成された選択信号が供給される。

例えば、選択信号YOがハイレベルにされると、 スイッチMOSPETQ5~Q7がオン状態にされるため、データ級DOOとD10に結合された

線CS2との間に設けられた配復用MOSFETは、それに対応されたスイッチMOSFETQ6及びQ11がオフ状態にされるため非動作状態にされる。このため、データ線D10とD01は、それぞれ共通ソース線CS1との間に設けられた2つの記憶用MOSFETの記憶情報に従った電位にされる。

上記のようなメモリアレイ(メモリブロック) 1本のワード線に多数の記憶用MOSFETが結合されているにもかかわらず、データ線が選択された記憶用MOSFETにしかその記憶情報に従った電流しか流れないため、低消費電力化を図ることができる。また、共退ソース線のYアドレスに従った選択動作により、データ線に異なるYアドレスが割り当てられた記憶用MOSFETが結合できるから、記憶用MOSFETを高密度で配置することができる。

この実施例では、読み出し動作における非選択のメモリプロックの記憶用MOSFETQm等及び非選択状態での記憶用MOSFETQm等のド

また、選択信号Y1がハイレベルにされたなら、スイッチMOSFETQ8~Q10がオン状態にされるため、データ線D10とD01に結合された2つの記憶用MOSFETの記憶情報が共通データ線CD1、CD0に読み出される。このとき、上記同様に上記選択されたデータ線D10と共通ソース線CS0及びデータ線D01と共通ソース

レインリーク電流による消費電流の増大を防止するために、上記各データ線D00~D10等及び共通ソース線CS0~CS2等に設けられる負荷回路し0は、所定のパイアス電圧VSを受けるMOSFETQ12ないしQ18等から構成等のようのMOSFETQ12ないしQ18等からは、総のドレインは、前記プリデコーダPDにより形成されるメモリブロック選択信号SB0と内部チャンネルMOSFETとからな公公ででは、NAND)ゲート回路G0とCMOSナンド(NAND)ゲート回路G0とCMOSインバータ回路N0を介して電源供給が行われる

第2図のマスク型ROMの構造を、第3図及び第4図に示す。第4図は第3図のA-A切断線に 合う断面図である。第3図において、図面を簡略 にするために、絶縁談2、9及び15は省略して

第2図のマスク型ROMの1つのメモリセルは、 ソース領域あるいはドレイン領域として用いられ

特開昭62-249478(5)

る一対のn・型半導体領域1、ゲート絶縁膜(S iO:) 2及びゲート電極3を備えた1つのMO SFBTQmを用いて構成される。半導体領域Ⅰ は、p・型シリコン単結晶半導体基板もの表面に 股けられている。隣接するMOSFETQmはの 間はフィールド絶縁膜5で電気的に分離してある。 ゲート電極3は、フィールド絶縁膜5上を延在し てワード線Wを構成している。ゲート電極3(及 びワード級W)は、多結晶シリコン層3Aとその 上部に設けたモリブデンシリサイド層3Bとで構 成されるポリサイド構造う有する。7はアルミニ ュウムからなる縁電層であり、データ級D又は共 通ソース線CSとして用いられ、層間絶縁膜 9 に 形成されたコンタクトホール8を通して、半導体 領域1に接続される。路縁機9は例えばフォスフ ォシリケートガラス膜からなる。 4 つのメモリセ ルに共通のドレインとされた領域1に対して、デ - 夕級 D が接続される。 4 つのメモリセルに共通 のソースとされた領域1に対して、共通ソース線 CSが接続される。ゲート電極3を通したイオン

打ち込みを行うため、ゲート電極3上にはアルミニュウム層 7 が存在しない。開口13は、その下部のMOSFETQmに不純物、例えばp型不純物であるボロンを導入するため、層間組織膜9を一部エッチングにより除去して形成する。型とは、の間域14 が形成される。p型不純物が導入とすれたMOSFETQmのしきい値電圧より高くなる。15 は保護膜であり、半導体基板4の上部を覆うように形成される。

上記記憶用MOSFBTQmは、記憶情報に従って異なるしきい値電圧を持つようにされる。特に関これないが、論理。1°の番き込みが行われる記憶用MOSFBTは、関ロ13を通しての(隣口13形成のためのレジストマスクを残した状態での)選択的なイオン打ち込み技術によって、そのゲート電極3下の半導体基板(チャンネル領域)4に、その半導体番板と同じ導電型の不能物(ポロン)が違入されることにより、比較的高い

したがって、上記負荷MOSFBTQ12ない しQ18等のゲートには、約3V程度の比較的低い電圧にされたパイアス電圧VSが供給される。 これにより、上記メモリブロックBOが選択され た場合において、各データ線及び共通ソース線に は上記パイアス電圧VSからMOSFBTQ12 等のしきい値電圧を差し引いた約2Vのような比 較的低いパイアス電圧が供給されるものとなる。

上記記憶用MOSFBTの統み出し動作において、例えばメモリブロックBOに設けられた一対のデータ線の統み出しを行うとき、他のメモリブロックBIないしB7においては、それに対応した負荷MOSFBTからバイアス電圧の供給が行われないから、上記のようなドレインリーク電流による消費電力の増加を防止できる。

また、上記のようにメモリアレイMOないしM 3のそれぞれをメモリアレイMOないしBM3 のそれぞれから1個のメモリアブロックからの のそれぞれから1個のメモリアブロックからの のたけうようにすることによって、センスメモリア できる。すなわち、といる できる。すなわら計 8 に アレイMOないしM3毎には、それぞれ合計 8 にに アレイMOないとが必要になる。ま というにメモリック毎になる。ま たいようにメモリガ始時の のなンスアンプを設けることが必要に負荷分か たいないないない。 ないないないないが必要になる。ま たいないないないないが必要に負荷の ないた場合には、動作開始時の 電流集中をうにメモリなわち、上述のようにメモ

リアレイ毎の負荷回路を設けると、メモリアレイMのないしM3のうち、選択された1つのメモリアレイの電源配線に多数の負荷MOSFETの動作開始による電流集中が生じてしまう。

上記の実施例から得られる作用効果は、下配の 通りである。 すなわち、

(2) 複数のメモリアレイをそれぞれ複数のメモリブ

ち込み技術による書き込みを行うマスク型 R O M の大記憶容量化を図ることができるという効果が 係られる。

以上本発明を実施例に基づき具体的に説明した が、この発明は上記実施例に限定されるものでは なく、その嬰旨を逸脱しない範囲で種々変更可能 であることはいうまでもない。例えば、第2四に おいて、負荷MOSFETQ12ないしQ18等 は、ディブレッション型MOSFETを用いるも のであってもよい。この場合、上記ディアレッシ ョン型MOSFETのゲートに回路の接地電位を 供給して、そのしきい値電圧を利用してデータ級 及び共通ソース線の電位を約2Vのような電位に バイアスさせることができる。このようなディブ レッション型MOSPETを用いた場合には、前 . 記パイアス電圧VSを発生させる定電圧回路が不 婆となることの他、そのしきい値電圧(データ線 及び共通ソース線のバイアス電圧)のプロセスバ ラッキを±0.2 Vのような高精度で設定できる。 また、第1図又は第2図において、メモリブロッ

ロックに分割して、それぞれから1つのメモリブ ロックを選択することにより、センスアンプの数 を诚らすことができるという効果が得られる。 (3)デーク線と平行に走るよう構成される記憶用 M OSFBTの共通ソース線をY(カラム)選択信 号によって選択的に接地することにより、非選択 の記憶用MOSFBTに電流を流れなくできるか ら選択されたメモリプロックにおける低消費電力 化を図ることができるという効果が得られる。 (4)上記(3)により、共通ソース線に選択機能を持た せることができるから、データ線に異なるYアド レスが割り当てられる記憶用MOSFETを共通 に接続することができる。これによって、データ 線の数を減らすことができるから、記憶用MOS FETを高密度に形成することができるという効 果が得られる。

(6)上記(1)により、読み出し動作及び非選択状態での記憶用MOSFETのドレインリーク電流の発生を防止できるから、半導体ウェハ上に形成される半導体記憶装置の最終工程において、イオン打

さらに、記憶用MOSPETに対する書き込み方法は何であってもよい。例えば、記憶用MOSPETとしてPAMOS(フローティングゲート・アパランシェインジェクションMOSPET) 等を用いて、その書き込みを電気的に行うものであってもよい。

この発明は、マスク型ROM、EPROM(イ

レーザブル・プログラマブル・リード・オンリー・メモリ)等のように記憶情報に従って異なる 2 つのしきい値電圧を持つようにされた記憶素子からなる半耳体記憶装置に広く利用できるものである。

(発明の効果)

4. 図面の簡単な説明

第1図は、この発明が適用されたマスク型RO Mの要部一実施例を示す要部プロック図、


第2図は、そのメモリプロックの一実施例を示す回路図、


第3図は、第2図のマスク型ROMのメモリセルの平面図、


第4図は、第2図のマスク型ROMのメモリセルの断面図である。

M 0 ~ M 3 · · メモリアレイ、 B 0 ~ B 7 · · · メモリプロック、 X D C R 0 ~ X D C R 1 · · X デコーダ、 Y D C R 0 ~ Y D C R 3 · · Y デコーダ、 S A 0 ~ S A 7 · · センスアンプ、 し 0 ~ し 7 · · 負荷回路、 P D · · · プリデコーダ


代理人弁理士 小川 勝男







第 4 図



第1頁の続き

⑫発 明 者 尾 方 真 弘 小平市上水本町1448番地 日立超エル・エス・アイエンジニアリング株式会社内